台北，2006年08月1日---矽统科技(SiS)今日表示，有别于DRAM产业普遍采用TSOP或BGA封装方式，矽统科技成功开发速度与性能并进的CDFN封装方式，备受客户好评。

目前个性化、轻巧型电子产品采用先进CSP(Chip Scale Package)封装方式蔚为风尚。此具有减小芯片封装后尺寸的特点，亦即裸芯片尺寸等同于封装后尺寸，且封装后的IC尺寸不超过芯片的1.2倍，与颗粒（Die）相比，也不超过其1.4倍。矽统科技采用此独步全球的CDFN(Chip Scale Dual Fine-pitch No-lead)封装方式，即撷取考虑此特性，成为跨足内存模块领域的竞争优势。

CDFN封装方式不仅芯片面积与封装面积之间的比值很小，能够极大地缩短数据传输的延迟时间，满足芯片I/O管脚(pin)数不断增加的需求，更通过欧洲RoHS的规范。矽统总经理陈文熙表示，『经过精细评估这些优异的特性后，决定大刀阔斧首开先例于DDR及DDR2模块系列导入CDFN封装方式，希望以高速度、低耗能、低成本、高容量的市场区隔，满足客户的需要。』

CDFN封装适用于管脚数少的IC，如内存模块和便携式电子产品的IC。可预知未来适应信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN、Gigabit Ethernet、ADSL、手机芯片、蓝芽（Bluetooth）等新兴产品发展，矽统独家研发的CDFN封装方式，也将随之蓬勃应用，相得益彰！